究极新闻站 版权所有,是国内最具有亲和力的网站之一 [ 给我写信 ] [ 百度空间 ] [ 腾讯微博 ] [ 新浪微博 ]

当前位置   主页 > 娱乐 >

深度解读低压差分信号LVDS

发表于:2019-07-15 10:53 作者:新闻小编 来源:新闻小编

目前的点对点物理层接口,如RS-232、RS-422、RS-485、SCSI以及其他数据传输标准,由于在速度、噪声、EMI/EMC、功耗、成本等方面所固有的限制,使其越来越难以胜任实际的应用,所以在一些低电压工作环境中受到限制。在高速点对点数据传输中,低压差分信号(LowVoltage Differential Signaling,LVDS)技术具有可以对发射极耦合逻辑和各种高速I/O接口提供低功耗、低电压的特点。LVDS正是在这种背景下发展起来的驱动高速数据传输技术,现在广泛地应用在电信通信、数据通信和显示设备上的点对点通信中。高速数据通信可分为系统间的通信和系统内的通信,LVDS技术主要应用在系统内的数据通信,这是由于系统间的通信一般需要标准的通信协议,例如IEEE 1394、吉比特以太网等。如果在系统内使用这些协议,则在硬件和软件上的开销太大,所以简单、廉价的LVDS技术成为系统内数据通信的主要技术。LVDS技术主要应用在电路板内部、电路板与电路板之间,甚至机架与机架之间的数据通信,其传输介质为铜芯线或印制电路板连线。一、低压差分信号的电气标准LVDS最早是由美国国家半导体公司(National Semiconductor)提出的一种高速信号传输电平。国际上有两个工业标准定义了LVDS:ANSI/TIA/EIA-644(Telecommunication Industry Association/Electronic Industries Association)和IEEE 1996.3标准。ANSI/TIA/EIA-644(1995年11月通过)标准定义了LVDS的电气规范,包括驱动器输出和接收器输入的电气规范,但它并不包括功能性的规范、传输协议或传输介质特性。IEEE 1996.3标准(1996年3月通过)是可升级一致接口(Scalable Coherent Interface,SCI)的一个子集,该标准定义了SCI物理层接口的电气规范,它与ANSI/TIA/EIA-644相似,但ANSI/TIA/EIA-644更为一般,主要面向多重应用,而IEEE建立SCI-LVDS标准主要是为了SCI节点间的通信。ANSI/TIA/EIA-644标准定义了理论最大传输速率为1.923Gb/s,但其推荐的最大传输速率为655Mb/s;而IEEE 1996.3标准支持最大为250Mb/s的传输速率。这两个标准都指定了与物理介质无关的特性,只要介质在指定的噪声容限内将信号发送到接收器,LVDS接口均可正常工作。通常提到的LVDS标准是指ANSI/TIA/EIA-644标准,2001年ANSI/TIA/EIA-644标准已经被重新修订,电气标准如表1所示。表1 ANSI/TIA/EIA-644-A标准

ANSI/TIA/EIA-644-A标准建议的最高数据传输速率为655Mb/s(限制基础上的假设),同时也提供了基于耗损介质上的理论最高传输速率为1.923Gb/s。参照此标准,以指定的最大数据传输速率是根据所需信号的质量和媒体长度/类型决定的。另一个LVDS标准出自于IEEE项目,这个标准的实现为建立一个如连接处理器、多处理系统或集团工作站到集群通用的标准作出了很大的贡献。可扩展一致性接口(SCI)原先计划为差分电路接口,提供了高数据速率的要求,但没有解决电力关注的问题。低功耗SCI-LVDS标准后来被定义为SCI的一个子集,并被IEEE确定为1596.3标准。SCI-LVDS标准还规定了针对高速/低功耗物理层接口信号水平(电气规格)类似ANSI/TIA/EIA-644-A的标准。该标准还规定了编码交换中使用SCI数据传输标准。IEEE 1596.3标准于1996年3月被批准通过,但5年期满后未延期。为了标准定义范围更宽,并没从具体的技术、介质和电压的供给上进行定义,也就是在CMOS、GaAs及其他技术上,无论是5V、3.3V,还是低于3V的电源,传输是PCB的布线或是线缆都可应用到LVDS技术。二、低压差分信号的特点低压差分信号(LowVoltage Differential Signal,LVDS)是一种低电压摆幅的通用I/O标准。LVDS的低电压摆动差分信号技术为系统提供了高速数据传输、抑制共模噪声及降低功耗的能力,从而解决了物理层点对点传输的瓶颈问题,保证了数据的高速传输。LVDS的产生降低了系统功耗,提高了芯片的集成度。单通道LVDS信号的负载(100Ω电阻)功耗大约为1.2mW,而RS-422的功耗则为90mW,约为LVDS的75倍。同时,LVDS提供更低的静态功耗,约为PECL/ECL的1/10。因此,LVDS具有如下特点。1.高数据率、低功耗在ANSI/TIA/EIA-644定义中的LVDS标准,其理论极限速率为1.923Gb/s,恒流源模式、低摆幅输出的工作模式决定着LVDS具有高速驱动的能力。LVDS典型的开关电压为350mV,使得在数据提高的同时,功耗得以降低。LVDS每通道的直流电流为3.5mA,负载功耗的计算可由下式表示。

由上式可知,LVDS的功耗是恒定的,而CMOS收发器的动态功耗是随频率变化而变化的。恒流源模式的驱动设计降低了系统功耗,并极大地降低了频率的影响。当速率较低时,虽然CMOS的功耗比LVDS小,但是随着频率的提高,CMOS的功耗将逐渐增加,最终需要消耗比LVDS更多的功耗。2.低电磁干扰电磁干扰有两个来源:芯片内部电荷的加速运动和芯片外线上的传输。芯片产生的电磁干扰取决于器件的频率、输出电压摆动和转换的速率。由于LVDS标准的电压摆动低,而差分信号的极性相反,因此,对外辐射的电磁场可以互相抵消。耦合越紧密,泄放到外界的电磁能量就越少,有效地降低了EMI。一般来说,其产生的电磁干扰小于RS-422、PECL等I/O标准。3.端接匹配容易终端匹配只需要一只100Ω的电阻跨接在两个差分线对上即可,其他的高速信号(如HSTL3类信号)除了需要一个50Ω的终端电阻外,还需要1.5V的端接电压Vtt,而SSTL1类连接方式始端需要串接一个25Ω的电阻,终端需要通过一个50Ω电阻接1.5V的Vtt。4.LVDS与RS-422、PECL的比较LVDS与RS-422、PECL的主要参数比较,如表2所示。表2 LVDS与RS-422、PECL的主要参数比较

5.供电电压低随着高速率、高集成度电路的发展,降低供电电压已成为急需解决的问题,这样不仅减少了高集成度电路的功耗,而且还消除了芯片内部的散热压力,有助于提高集成度。LVDS不依赖于特定的供电电压特性,是因为LVDS在这方面上占据着优势。6.较强的抗噪声能力差分数据传输方式有更强的抗噪声能力。在流经一对差分信号线上的电流及电压相位相反,噪声信号以共模的方式在差分线上耦合出现,在接收端会相减从而消除了噪声。由于差分信号线周围的电磁场也是相互抵消的,故差分信号传输比单线信号传输的电磁辐射小。恒流源模式不易出现尖峰,进一步减少了噪声,所以LVDS具有较强的抗共模噪声能力。7.时序定位精确由于差分信号的变化不像普通单端信号那样依靠高低两个阈值电压来判断,因此基本上不受工艺、温度的影响,从而降低时序上的误差,形成高速数字信号精确、有效的传输。8.适应地平面电压变化范围大LVDS接收器可以承受至少±1V的驱动器与接收器之间的“地”电压变化。由于LVDS驱动器典型的偏置电压为+1.2V,“地”的参考电压变化、驱动器的偏置电压以及轻度耦合是噪声之和,在接收器端,对于驱动器的“地”都是共模电压。当摆幅不超过400mV时,这个共模范围是+0.2~+2.2V,进而,一般情况下,接收器的输入电压范围可在0~+2.4V内变化。正是因为LVDS具有上述的主要特点,才使得HyperTransport(AMD)、Infiniband(Intel)、PCI-Express(Intel)等第三代I/O总线标准(3GI/O)不约而同地将低压差分信号(LVDS)作为下一代高速信号电平标准。三、低压差分信号的接口随着传输信号频率的增高,传送信号的导线将向空间辐射电磁波,这种“类天线”的辐射效应就是EMI电磁干扰源。反过来,外部干扰信号也会因为这种“类天线”效应窜入导线。这种电磁干扰,频率越高越严重,使用LVDS技术可有效避免这类干扰,提高数码流的传输质量,而LVDS技术的接口主要有如下几种方式。1.点对点方式点对点方式是一种很典型的接口模式。LVDS接口提供350mV的摆幅,图1是一个简单的单向LVDS接口连接图。每个点对点连接的差分对由一个驱动器、互连介质和一个接收器组成,驱动器和接收器主要用来完成TTL信号和LVDS信号的相互转换。互连介质包括线缆、PCB上的差分线对和匹配电阻。其源端驱动器由一个恒流源(通常约为3.5mA,最大不超过4mA)驱动一对差分信号线组成。接收端的接收器本身为高直流输入阻抗,所以几乎全部的驱动电流都流经100Ω的终端匹配电阻,并在接收器输入端产生约350mV的电压。当源端驱动状态反转变化时,流经匹配电阻的电流方向改变,于是在接收端产生高低逻辑状态的变化。为适应共模电压在宽范围内的变化,一般情况下LVDS的接收器输入级还包括一个自动电平调整电路,该电路将共模电压调整为一固定值,其后是一个Schmitt触发器。为了防止Schmitt触发器不稳定,有一定的回滞特性,Schmitt后级才是差分放大器。这种接口模式是芯片间、插件间、机架间通信的理想接口。

图1LVDS驱动器由一个驱动差分线对的电流源组成,一般电流约为3.5mA。当驱动器翻转时,改变了流过匹配电阻电流的方向,产生有效的逻辑状态,即1和0。LVDS驱动器能以超过155Mb/s的速度驱动双绞线对,线长可超过10m。在实际应用中,速度受送到驱动器的TTL数据的速度以及传输介质两方面因素的限制。当存在系统噪声时,噪声以共模方式同时耦合到一对差分线上,并在接收器中相减,从而使噪声得以消除。LVDS通常以点对点方式配置使用,但其他的拓扑结构也比较常见,如双向方式、多负载驱动方式等。2.双向方式双向方式是通过一对双绞线实现双向的半双工通信。可以由标准的LVDS驱动器和接收器构成。图2所示的配置方式允许信号在一对差分线上双向传输,但在信号传输时,同时只能有一个方向,且相邻驱动器和接收器的连线应尽可能短,一般不超过12mm。两个终端匹配电阻使信号幅度减小,所以这种方式通常只用在低噪声环境,且传输长度不超过10m。

图23.多负载驱动方式这种接口模式简单地说就是一个驱动器连接多个接收器。当有相同的数据要传输给多个负载时,可以采用这种应用形式。多负载驱动方式如图3所示,把多个接收器连到一个驱动器上,在数据分发应用中很有用,但要求AA'、BB'尽可能短,一般不超过12mm。

图3四、噪声环境中提高可靠性设计虽然LVDS接收器内部提供了用以保护在接收器输入悬空、接收器输入短路以及接收器输入不匹配等情况下输出的可靠性线路,但在外部线缆连接及噪声环境中的处理上如果没有可靠性保证,线缆就变成了浮动的天线,如果线缆感应到的噪声超过LVDS内部可靠性线路的容限时,接收器就会形成开关振荡,因此外部电路的处理是必要的。为避免上述情况的发生,设计了如图4所示电路,通过外加电阻来提高噪声容限,图4中R1、R3是可选的外接电阻,用来提高噪声容限,R2约为100Ω。

图4五、LVDS集成电路各种各样的LVDS接口设备可以由一系列的供应商提供,LVDS最常见的有以下类型集成的电路。1. 线路驱动器/接收器这些器件通常被用来转换单端信号,如LVCMOS到更适合的格式传输的背板或线缆,并可以在单声道以及多通道配置下使用。2. 串行器/解串行器串行器/解串行器多用于一些低/高速CMOS线路,并转交为一个在更高的数据速率的单一信道上运行。串行器/解串行器芯片通常可用于减少连接器引脚、线内线缆和背板的数量。串行器/解串行器有嵌入大型和复杂集成电路的功能,这样就减少了I/O口的IC封装数量。3. 开关交换架构远比总线架构受欢迎,数据率很高,因此交换机往往以高数据速率运行。LVDS是这些集成电路共同选择的I/O标准。开关可用于时钟分配,对于任何频率的时钟,LVDS是一种最适合的标准时钟信号,因为它可保证信号的完整性。六、总线LVDS总线LVDS有时被称做BLVDS,是一种基于LVDS技术的新系列总线接口电路。专门处理多点线缆或背板应用,提供更多的驱动电流来处理双端子所需要的多点应用,不同于标准的LVDS。● 在高速总线设计方面,总线LVDS会面临许多设计上的处理;● 总线LVDS无需特别端接电阻;● 运用共同电源(3.3V或5V);● 最小功耗的接口设备;● 产生低噪声;● 支持现场工作环境插卡;● 硬盘负载过重,可使用速率为100Mb/s的多点总线。总线LVDS产品为设计人员提供了新的解决高速多点总线接口办法,总线LVDS具有广泛的应用领域,从电信基础设施和数据应用到工业领域,前者要求卡密度和性能都高的背板,后者要求线缆较长和抗噪声。七、线缆及连接器性能测试LVDS信号大多用在接口上,因为要考虑其接插座和连接线缆,所以要对其连接性能做标准化的测试,以作设计参考。在选择LVDS线缆和连接器时应注意以下几点:● 使用受控阻抗媒质,所使用的线缆和连接器应该有大约100Ω的差分阻抗,如果引入的阻抗不连续,就会导致信号反射。● 在降噪和信号质量方面,平衡线缆(双绞线)通常比非平衡线缆(带状线缆、多导体)好。平衡线缆由于削弱的场效应会降低电磁干扰,同时吸收电磁辐射,这些电磁辐射也由接收端隔离出来。● 所接线缆的长度小于0.5m时,大多数的线缆都能有效工作,而长度在0.5~10m的CAT3双绞线最好,既实用又相对便宜,其他类型的线缆也会使用在一些特殊的场合,这包括双轴线缆,它由一些单独的差分对和带状结构的线缆相互卷曲而成。1 、连接线缆在一个设备与另一个设备的连接应用中,双绞线或双轴线缆将是一个更好的选择,因其自身具有的鲁棒性、屏蔽性和平衡性。1)双绞线双绞线结构如图5所示,双绞线线缆提供了一个良好的、低成本的解决方案,它平衡性好、灵活性强。有很多种屏蔽方式可供选择,双绞线线缆提供屏蔽,整体屏蔽或屏蔽每一对,再连接到整体的屏蔽。根据其结构图可以得出以下几方面的特点:● 双绞线是传输LVDS信号一种很好的选择;● CAT3线缆有利于运行高达约10m的信号传输,而CAT5已被应用到更长距离的传输;● 为了达到最低的偏差,倾斜依靠成对组织在一起(在同一环内,尽量减少扭曲对);● 不使用的导体应接地或终止(不能悬空)。

图52)双轴线缆双轴线缆结构如图6所示,双轴线缆灵活性好、偏移低,每对线缆周围都有绝缘屏蔽。因为没有扭曲在一起,所以在一对内或对与对之间往往有非常低的偏移。这些线缆应用在长距离传输,并已普遍部署在频道连接和FPD连接应用中,其线缆的连接处理按下面方式进行:● 漏极电线每对可连接在一起,然后再接到连接头上,从而减少引脚数量;● 不使用的导体应接地或终止(不能悬空)。

图63.)软线缆软线缆结构如图7所示,对短距离传输来说它是一个很好的选择,但是很难屏蔽,可以用做一个系统中各个模块之间的互连。线缆的连线处理如下:● 紧密组合这些差分对(SW)。靠近线缆边缘的线不做信号对,因为易产生不均衡;● 使用接地平面建立阻抗;● 假如有空隙,在每对之间使用屏蔽地线,通过频繁穿孔连接屏蔽线到地平面。


图74)带状线缆带状线缆便宜,易于使用和保护,但不适合高速差分信号传输(良好耦合是难以实现的),但对短距离传输来说是可以的,连接方式及处理如下:● 使用带状线缆时,将信号线对和地线分离开来;● 如果可能的话使用有屏蔽的线缆,有屏蔽的带状线缆是可用的。

图85)连接器连接器的应用也视情况而定,取决于所使用的线缆系统、引脚数目、需要屏蔽与否,以及其他相关的机械引脚。标准的连接器已在低中速数据传输中使用。优化、低偏移的连接器也已经生产出来,针对中高速传输应用。典型的连接器输出引脚如图9所示,其连接的处理方式如下。● 尽可能选择低失真、阻抗匹配的连接器;● 成对的信号应组合在一起,一对的引脚应该紧挨着(邻近),不要相互分隔,这样做是为了保持平衡,并且保证如果接收到额外的噪声,应该是共模的,而非本来的差分模式;● 一些连接器有不同的长度,从而有不同的引脚,弄清连接器引脚参数,因为这会影响到特定连接器的最低偏差和串扰,引脚长度短比长些好;● 在成对的信号线间,在可能和方便的地方放置地线,尤其使用地线分离TTL/CMOS信号和LVDS信号;● 终端引脚接地,尽可能不要使用终端引脚传输高速信号,因为它平衡性差;● 将不使用的引脚接地或终止。

图92、 线缆接地以及屏蔽连接在许多系统中,因电磁兼容性,线缆需要屏蔽。尽管正常应用时,LVDS 传输有低电磁干扰,但加上保护层,效果就会更好,尤其在一个设备与另一个设备连接应用中。屏蔽会包含电磁干扰和返回地线(屏蔽对或线缆中的泄漏线),并提供了共模电流的返回路径。用并行连接的对线(Pairs)减少导体回路中的直流电阻,可以使共模电流的回路阻抗变小。在大多数应用场合中,发射端和接收端共地后,屏蔽线缆一端通过直流接地接到公共地端,避免从线缆接过来的尾导线(高电感)接地。屏蔽线缆的另一端通常是连接一个电容或是电容与电阻并联,如图10所示,这样可防止直流电流流入屏蔽线缆。在连接器涉及渗透系统机箱的情况下,线缆屏蔽必须有一个圆周连线连接到连接器的导电后壳,并且保证接触良好,以提供一个有效的保护。

图10八、LVDS系统性能测试LVDS信号质量检测虽是对LVDS产生端的信号质量进行确认,在接收端对结合连接线(Cable)长和信号的速度进行综合测试。信号质量的测试可以通过很多方法,通常有:● 测量带负载时的上升时间;● 测量眼图中的抖动;● 误码率测试;● 其他手段。眼图模式和误码率的测试(BERT)通常被用来确定信号质量,下面详细介绍这两种方法。1、眼图模式1)用眼图来测量抖动眼图是用来衡量高端应用中预期的信号质量的一个非常准确的方法,从而确定数据速率与线缆长度曲线的联系。a.什么是眼图眼图是用来衡量通过特定的媒介传输的随机数据之间符号干扰效应的。前面的数据位会影响信号的过渡时间,这一点尤其适用于NRZ数据码,这种数据码并不保证在线路上的过渡,如在不归零编码中,由于线缆的低通滤波效果,经过一段很长的低电平序列转换到高电平时,转换时间会比等间隔波(010101)上升时间更慢。图11显示了6种不同的数据格式的叠加在一起形成线缆的输入信号眼图,图11的右边显示了线缆另外一端同样的眼图,交叉点更宽,开放的眼图变得更小。

图11图12描述了最低抖动的测量结果。峰-峰值抖动就是跨越最佳接收门槛的信号宽度。对一个差分接收器来说,这有可能是0V(差分)。然而,接收端指定的是在-100mV和+100mV之间的转变。因此,对一个恶化情况下的抖动测量,眼图范围应在±100mV之间,并且第一个和最后一个交叉点应在±100mV的位置。假如在图12中的纵轴单位为100mV/格,恶化情况下的抖动应在±100mV的位置。

图12b.眼图测试电路LVDS驱动器及接收器通常用于简单的点对点的配置,如图13所示。以下内容介绍了接收眼图测试电路。

图13PCB#1表示的是一个LVDS驱动器DS90C031焊接到阻抗相匹配的连接器(位于边缘PCB)。连接器是一个AMPLIMITE 0.050系列连接器。用于这一测试的线缆是编号为271211Berk-Tek线缆,这是CAT3 105(差模)28 AWG的双绞线(25对全屏蔽),这种线缆是一个共同的数据接口线缆。对于这种试验的报告,下面对线缆长度进行了测试:1m、2m、3m、5m和10m,线缆长度超过10m就不进行试验,但可应用在较低的数据传输速率上。Berk-Tek不再制造这种线缆,其他厂商制造了类似的线缆,如日立电线曼彻斯特(部件编号#49251)。PCB#2 1/4 DS90C032 LVDS是接收端阻抗匹配(位于边缘PCB)的连接器。该连接器是一个AMPLIMITE 0.050系列连接器。一个功率为100 W的表面贴装电阻器是用来终止线缆接收输入引脚的。c.测试过程伪随机位序列(PRBS)的产生器连接到驱动器的输入端,眼图(测量在TP'端)在示波器上观察。在不同的线缆长度(L)下进行测试,使频率的输入信号不断增加,直到测量抖动相当于20%对单位区间的特定线缆长度。使用NRZ编码方案,在差分电压点上抖动测试两次。首次测量了0V差分电压(最佳接收阈值点)的最低抖动,和最高接收阈值点(±100mV)获得最坏的情况下的最高抖动。d.使用差分探头无论是LVDS、ECL,还是CML,使用差分探头都有同样的效果,都适用于示波器和其他形式的测试设备。差分探测比单端探测更精确,且有更好的噪声抑制效果。许多数据表和LVDS的准确规格为(Do+)-(Do-),这是用不同的振幅来衡量差分探头。输出这种探头通常为2× [(Do+)-(Do-)]。2)结果和数据点不同数据率的抖动及与线长的关系如表3所示。表3 20%抖动表和0V差分(最小抖动)

0V差分点抖动测量:对于1m的线缆,在400Mb/s时测量到0.490 ps的抖动;对于10m线缆,在180Mb/s时测量到1.160ns的抖动。±100mV的电平下抖动测量:对于1m的线缆,在200Mb/s时有1ns的抖动;对于10m线缆,在100Mb/s时有2ns的抖动,如表4所示,数据抖动与线长及数据率的关系如图14所示。表4 20%抖动表和±100mV(最大抖动)

图14在LVDS线缆较长的情况下,当直接耦合的LVDS提供高达±1V的共模抑制时,长线缆的应用可能需要更大的共模的支持。图14显示了数据速率和线缆长度应用程序测试之间的关系。通常,数据传输率在200~400Mb/s,有可能传输更短的距离,而传输率为100~200Mb/s之间,传输距离有可能为10m。请注意,使用不同的编码方案、线缆或线规(特设工作组)将创建一个不同的关系,即最大数据传输率与线缆长度的关系。2 、误码率测试1) 什么是误码率测试误码率测试是一种用来衡量性能的通信系统的方法。标准方程的误码率测量为误码率=(传输错误的位数)/(总的传输位数)图15所示的测试提供了一系列误码率测试的DS90C031/032的LVDS线路驱动器/接收装置的结果。4个驱动器被用于驱动1~5m的标准双绞线线缆速率在选定的数据下的传输,4个接收器被用来恢复数据的负载在线缆的末端。

图15PCB #1 DS90C031的LVDS驱动器焊接到与PCB相匹配的、设备之间的(位于边缘PCB)连接器。连接器是AMPLIMITE 0.050系列连接器。图15中的测试用的是编号为271211Berk-Tek的套件,这是一个CAT3 105(差模)28 AWG的双绞线(25对),常用在SCSI中。这种线缆是一个共同的数据接口线缆,用于对1m和5m长的线缆进行测试。Berk-Tek不再制造这种线缆,类似的线缆,可以通过其他厂商进行生产,如日立电线曼彻斯特(部件编号为49251)。PCB#2 DS90C032 LVDS接收器焊接到布线阻抗匹配的电路上,连接器是一个AMPLIMITE 0.050系列连接器。100 W功率的表面贴装电阻器是用来在接收输入引脚上终止线缆的。2)测试流程并行高速误码率发送器/接收设置(泰克MultiBERT-100)可用来进行测试,发射器被连接到驱动器的输入端,而接收器则连接到BERT可接收器的输入端,对不同线缆的长度和数据传输率进行了测试。测试器提供PRBS 152 -1长序列位。在第一次测试中,四个通道输入同样的测试信号。至于在其他的测试中,PRBS 顺次间隔 4位取值得到一序列,送到输入通道,这样通道间也提供了一种随机序列。使用的编码方案是NRZ码。在室温下,电源电压为+5.0V时,经系统测试配置,在一定时间内连续测试。在完成时,分组并记录结果,其中包括测试时间、传输比特数和错误比特记录。3)测试和结果通过测试表明LVDS技术误码率极低。5m的双绞线在100Mb/s运行时,测得误码率1×10-12。

本文链接地址: http://www.ty-pdl.com/yule/2361.html

栏目:娱乐      围观:

相关阅读

本月热点